asyan.org
добавить свой файл
1

Спеціальність 8.091001   Виробництво електронних засобів


Программа:


Для освітньо-кваліфікаційного рівня «магістр»


Розділ 1 Обчислювальні та мікропроцесорні засоби ЕА.

1.1. Загальні принципи організації та функціонування електронно обчислювальних машин

Принципи побудови ЕОМ

Принципи Ч.Бэббіджа и Дж. фон Неймана.

Подання інформації в ЄОМ. Системи числення. Подання відємних чисел (прямий, обернутий та додатковий код). Кодування символів (ВСD, АSСІІ, Unicode).

Загальна структура ЕОМ (память, процесор, пристрої зберігання та вводу-виводу інформації). Шинна організація взаємодії процесора, памяті та пристроїв (портів) вводу-виводу. Принципи роздільного вводу-виводу і вводу-виводу відображеного в память. Процесорне (програмне) введення-виведення даних (з очікуванням готовності і по перериванням), поза процесорне введення-виведення (прямий доступ до пам’яті).

^ Прикладна архітектура процесорів сімейства ІAPx86.

Програмістська модель процесора архітектури іх86 в 16 та 32 розрядному режимі. Регістри користувача та системні регістри.

Адресація памяті в реальнному (R-mode) та захищеному (P-mode).

Способи адресації операндів в командах.

Принцип вводу-виводу в архітектурі x86. Команди вводу-виводу.

Організація переривань.Види переривань. Загальні принципи обробки переривань у реальному (R-mode) та захищеному (P-mode) режимах.

Обробка зовнішніх переривань. Програмований контролер зовнішніх переривань ПКП (PIC – Programmable Interrupt Controller) i8259A. Структура, програмістська модель та програмування PIC. Схема каскадного підключення Master–Slave PIC в системи обслуговування зовнішних переривань ПЕОМ.

Інтегральні компоненти ЕОМ.

Програмований інтервальний таймер (PIT i8254). Призначення, режими роботи, програмістська модель та основи програмування PIT. Приклади застосування таймера у ПЕОМ.

Система реального часу ПЕОМ на основі CMOS. Основні характеристики. Процедура програмного доступу.

Послідовний інтерфейс RS 232C. Загальні вимоги стандарту. Програмістська модель і програмне керування комунікаційним портом ПЕОМ ( СОМ-порт)

Організація прямого доступу до пам’яті (Direct Memory Access, DMA). Контролер DMA – структура, функції, регістри, режими роботи, порядок ініціалізації.

^ 1.2. Архітектура однокристальних мікроконтролерів та проектування ЕА на їх основі.

Загальні особливості однокристальних мікроконтролерів.

Загальні властивості мікро контролерів (ОМК). Поняття і основні характеристики гарвардської архітектури.

Основні характеристики ОМК сімейства MCS-51. Програмно доступні ресурси ОМК.

Організація внутрішньої (резидентної) пам’яті даних. Способи адресації пам’яті даних. SFR – простір регістрів спеціальних функцій. Простір пам’яті з бітовою адресацією.

Зовнішня пам’ять даних. Схема підключення і організація доступу. Схема підключення зовнішньої пам’яті програм. Порти введення-виведення. Розширення простору введення-виведення відображенням зовнішніх пристроїв у зовнішню пам’ять.

Таймери у складі ОМК. Режими роботи і програмування таймерів. Застосування таймерів для здійснення затримок часу, рахування зовнішніх імпульсів, вимірювання частоти або протягу імпульсів.

Послідовний порт у складі ОМК. Режими роботи.

Система переривань ОМК.


Розділ 2 Електронно-обчислювальні пристрої та системи.


^ 2.1. Електронно-обчислювальні пристрої та системи на основі

RISC мікроконтролерів

Архітектура комп’ютера зі скороченим набором команд (RISC), її особливості та порівняння з архітектурою комп’ютера зі складним набором системи команд (CISC).

Структура побудови RISC мікроконтролера (МК): AVR, MSP, PIC тощо. Склад та призначення основних блоків і вузлів. Аналіз структури процесорного ядра. Регістровий файл. Регістр стану, призначення окремих бітів умов.

Карта пам’яті RISC МК. Основні види адресації та приклади команд, що їх реалізують. Область вводу - виводу. Стек, його призначення та організація в RISC МК.

Реалізація логіки початкового скидання RISC МК (внутрішнє, зовнішнє та по сторожовому таймеру). Основні види синхронізації роботи МК.

Організація системи переривання в МП системі. Контекстне перемикання МК. Апаратурний і програмний полінги. Переваги і недоліки. Вектор переривання. Вектори переривання RISC МК.

Система команд RISC МК. Класифікація команд за функціональним призначенням, її порівняння з СISC МК Приклади програмування.

Канали паралельного вводу-виводу RISC МК. Структура, регістри даних та керування, принцип дії.

Аналоговий компаратор RISC МК. Структура, регістр керування та функціонування. Приклади застосування.

Сторожовий таймер RISC МК. Призначення, структура побудови та принцип дії. Регістр керування „сторожовиком”.

АЦП послідовного наближення RISC МК. Основні характеристики, структура побудови, регістри даних та керування. Синхронізація АЦП. Режими роботи: однократного та циклічного вимірювання. Часові діаграми роботи. Функція придушування шуму АЦП.

Режими енергозбереження (Sleep Modes) RISC МК, їх особливості та порівняльний аналіз. Регістр керування режимами енергозбереження.

ЕППЗУ RISC МК. Регістри адресу, керування та даних. Особливості доступу в режимі запису та зчитування даних.

8- та 16-розрядні таймери-лічильники RISC МК. Варіанти синхронізації. Структури таймерів, регістри керування, стану та даних, принцип дії. Режими функціонування таймерів: лічильник подій та широтно-імпульсний модулятор (ШІМ), часові діаграми. Асинхронний режим роботи. Приклади застосування в електронно-обчислювальних системах.

Послідовний синхронний інтерфейс SPI RISC МК. Структура каналу, режим взаємодії «ведучий» (Master) – «відомий» (Slave).. Робочі частоти каналу. Регістри керування, стану та даних. Формати пересилок даних через SPI канал. Пропускна спроможність SPI каналу. Дуплексний та напівдуплексний режими обміну. Підключення декількох пристроїв до SPI каналу. Організація мультипроцесорної системи.

Послідовний асинхронний інтерфейс UART RISC МК. Структура передавача та приймача модуля. Регістри даних, керування та стану. Бод-генератор: призначення, регістр керування та характеристики. Порівняння з синхронним інтерфейсом.


^ 2.2. Методи та принципи проектування і налагодження

мікропроцесорних систем

Основні етапи проектування мікропроцесорних (МП) систем. Оцінка можливостей та обгрунтування вибору оптимального МК. Критерії вибору. „Бенчмарковські” програми. Вибір співвідношення між апаратурними та програмними засобами системи.

Методи та засоби проектування і налагодження МП систем. Проблеми тестування МП систем. Тестування системного ядра (МП, ОЗУ, ПЗУ та вводу-виводу). Інструментальні засоби проектування та налагодження МП систем. Застосування звичайних контрольно-вимірювальних приладів (мультиметри, осцилографи, вимірювачі частоти тощо). Логічні пробники та аналізатори. Сигнатурний аналіз. Внутрішньосхемна емуляція. Оціночні модулі. Програми самоконтролю і діагностування.


Розділ 3 Автоматизація конструкторсько-технологічного проектування ЕОА

^ 3.1. Методи та моделі в конструкторському і технологічному проектуванні ЕОА


Графове представлення математичних моделей конструктивних модулів. Множина вершин, ребер. Види графів. Комутаційна схема, граф комутаційної схеми; граф елементних комплексів; зважений граф; комплекс; елементний комплекс.

Математичні моделі комутаційної схеми. Опис комутаційної схеми матрицями інцидентності, матрицею елементних комплексів, матрицею суміжностей. Аналіз моделей, рекомендації використання.


^ 3.2. Алгоритми та моделі компонування ЕОА


Компонування вузлів. Постановка задачі компонування та критерії оптимізації, алгоритми компонування. Багаторівневий процес конструювання, компонування, розбиття графа, багатокритеріальна оптимізація.

Послідовні алгоритми компонування – різновиди алгоритмів. Виділення сильно зв’язаних груп елементів. Якість компонування. Схема послідовного алгоритму компонування.

Ітераційні алгоритми компонування. Виділення із вхідної матриці під матриць, параметри діагональних і побічних під матриць. Схема ітераційного алгоритму. Ітераційний алгоритм заснований на перестановках всіх вершин – алгоритм усунення протиріччя зберігання великих масивів інформації. Ознаки для покращення якості компонування. Покращення якості компонування, моделі компонування. Ітераційні алгоритми: перестановка вершин із підграфа в підграф групами.


^ 3.3. Алгоритми та моделі розміщення модулів ЕОА в монтажному просторі


Задачі розміщення. Постановка задачі розміщення та критерії оптимізації. Класифікація алгоритмів розміщення, коротка їх характеристика, монтажний простір, матриця відстаней. Структура об’єкту розміщення.

Моделі задачі розміщення. Блочно-ієрархічний підхід до вирішення задачі розміщення.

Послідовний алгоритм розміщення. Зв’язаність з розміщеними та нерозміщеними елементами. Алгоритми розміщення по матриці зв’язаності, по коефіцієнту відносної зв’язаності. Вибір елементу, вибір посадочного місця. Алгоритм зворотного розміщення. Розміщення методом розбиття. Центральні позиції найбільш сприятливі для розміщення міцно зв’язаних елементів.

Ітераційні алгоритми розміщення. Алгоритм парних і групових перестановок. Перехід до наступної ітерації, правило зупинки.

Паралельно послідовні та неперервно-дискретні методи розміщення. Алгоритм Хілера. Механічна модель розміщення. Три етапи оптимізації.


^ 3.4. Алгоритми та моделі трасування з’єднань модулів ЕОА


Постановка задачі, критерії оптимізації трасування з’єднань, дискретний монтажний простір.

Трасування провідникових з’єднань. Побудова найменших дерев з’єднань. Алгоритм Краскала, алгоритм Прима, ланцюги Гамільтона.

Основне положення хвильового алгоритму. Вага комірки, шляхова координата. Пошук шляху та проведення траси. Побудова трас найменшої довжини без перетинів (з перетинами) раніше проведених трас. Побудова трас з мінімальною кількістю перетинів. Побудова трас простої конфігурації. Побудова трас з рівномірним розповсюдженням провідників по поверхні плати.

Модифікація хвильового алгоритму – алгоритм зустрічної хвилі; побудова трас типу „вивід-провідник” та „провідник-провідник”. Променеві алгоритми, евристичні.

Трасування з’єднань в багатошарових друкованих платах. Розбивання вихідних ребер на підмножини, що не перетинаються. Визначення черги побудови з’єднань на кожному шарі плати: правило Айкерса; через збільшення довжини для всіляких пар ребер, що перетинаються.


Л И Т Е Р А Т У Р А

По розділу 1

  1. Мікропроцесорна техніка : Підручник / Ю.І.Якименко, Т.О.Терещенко та інш. /За ред. Т.О.Терещенко. – К.: Видавництво „Політехнік”, 2003. – 440с.

  2. Брэй Б. Микропроцессоры Intel: 8086\8088, 80186\80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы. Шестое издание: Пер. С англ. – СПб.: БХВ-Петербург, 2005. – 1328 с.: ил.

  3. Микропроцессорный комплект 1810. Структура, программирование, применение. Справочная книга./ Ю.Н.Казаринов, В.Н.Номоконов и др. Под ред. Ю.Н.Казаринова М.:Высшая школа, 1990г.

  4. Фролов А.В., Фролов Г.В. Защищенный режим процессоров Intel 80286, 386,486. Практическое руководство по использованию защищенного режима. М.: Диалог МИФИ, 1993

  5. Сташин М.М., Урусов В.В., Мологонцева О.Ф. Проектирование цифровых устройств на однокристальных микроконтроллерах. М.:Энергоатомиздат, 1990г.

  6. Белов А.В. Конструирование устройств на микроконтроллерах. Спб.: Наука и техника, 2005 – 256с. :ил.

  7. В.И.Юров, С.Хорошенко. Assembler. Учебный курс. – СПб.: Изд-во "Питер", 2002

  8. П.Абель Программирования на языке Ассемблера IBM PC. – М.: Высшая школа, 2003г.

  9. Зубков С.В. "Assembler для DOS,Windows и Unix",M.ДКМ Пресс,2000г



По розділу 2


  1. 8-розрядні AVR RISC мікроконтролери: Методичні вказівки до виконання лабораторних робіт / Укл.: П.Г.Мережаний, С.В.Качан, Т.Ю.Таміліна, О.М.Лисенко. – Київ: ІВЦ „Видавництво „Політехніка” НТУУ „КПІ”, 2005. – 50 с.

  2. Трамперт В. AVR RISC микроконтроллеры: архитектура, аппаратурные ресурсы, система команд и программирование: Пер. с англ. / Под ред. В.В.Сташина – М.: МК-Пресс, 2006. – 490 с.

  3. А. Евстифеев. Микроконтроллеры AVR семейства Classic – М.: Додэка, 2004. – 329 с.

  4. Б.И.Баранов. Применение МК AVR: схемы, алгоритмы, программы – М.: Додэка, 2006. – 210 с.

  5. Дж. Монтон. Микроконтроллеры AVR. Вводный курс: Пер. с англ. / Под ред. Г.О.Петрова – М.: Додэка, 2006. – 198 с.

  6. Г.Б.Уильямс. Отладка микропроцессорных систем: Пер. с англ. / Под ред. В.В.Сташина- М.: Энергоатомиздат, 1988. – 253 с.


По розділу 3

  1. Под редакцией Алексеева О.В. Автоматизация проектирования радиоэлектронных средств. – М. „Салон – Р”, 2000.

  2. Курейчик В.М. Математическое обеспечение конструкторського и технологического проектирования с применением САПР. – М.”Радио и свіязь”, 1990

  3. День добренько Б.Н., Малика А.С. Автоматизация конструирования РЕА. Москва. „Высшая школа”, 1980.

  4. Селютин В.А. Машинное конструирование электронных устройств. М.”Советское радио”, 1977.

  5. Петренко А.И и др. Формальное конструирование ЭВА. М.”Советское радио”, 1979 г.

  6. Морозов К.К. и др..Автоматизированное проектирование конструкцій РЭА. М. „Радио и свіязь”, 1983 г.



Для освітньо-кваліфікаційного рівня «спеціаліст»


Розділ 1 Обчислювальні та мікропроцесорні засоби ЕА.

^ 1.1. Загальні принципи організації та функціонування електронно обчислювальних машин

Принципи побудови ЕОМ

Принципи Ч.Бэббіджа и Дж. фон Неймана.

Подання інформації в ЄОМ. Системи числення. Подання відємних чисел (прямий, обернутий та додатковий код). Кодування символів (ВСD, АSСІІ, Unicode).

Загальна структура ЕОМ (память, процесор, пристрої зберігання та вводу-виводу інформації). Шинна організація взаємодії процесора, памяті та пристроїв (портів) вводу-виводу. Принципи роздільного вводу-виводу і вводу-виводу відображеного в память. Процесорне (програмне) введення-виведення даних (з очікуванням готовності і по перериванням), поза процесорне введення-виведення (прямий доступ до пам’яті).

^ Прикладна архітектура процесорів сімейства ІAPx86.

Програмістська модель процесора архітектури іх86 в 16 та 32 розрядному режимі. Регістри користувача та системні регістри.

Адресація памяті в реальнному (R-mode) та захищеному (P-mode).

Способи адресації операндів в командах.

Принцип вводу-виводу в архітектурі x86. Команди вводу-виводу.

Організація переривань.Види переривань. Загальні принципи обробки переривань у реальному (R-mode) та захищеному (P-mode) режимах.

Обробка зовнішніх переривань. Програмований контролер зовнішніх переривань ПКП (PIC – Programmable Interrupt Controller) i8259A. Структура, програмістська модель та програмування PIC. Схема каскадного підключення Master–Slave PIC в системи обслуговування зовнішних переривань ПЕОМ.

Інтегральні компоненти ЕОМ.

Програмований інтервальний таймер (PIT i8254). Призначення, режими роботи, програмістська модель та основи програмування PIT. Приклади застосування таймера у ПЕОМ.

Система реального часу ПЕОМ на основі CMOS. Основні характеристики. Процедура програмного доступу.

Послідовний інтерфейс RS 232C. Загальні вимоги стандарту. Програмістська модель і програмне керування комунікаційним портом ПЕОМ ( СОМ-порт)

Організація прямого доступу до пам’яті (Direct Memory Access, DMA). Контролер DMA – структура, функції, регістри, режими роботи, порядок ініціалізації.

^ 1.2. Архітектура однокристальних мікроконтролерів та проектування ЕА на їх основі.

Загальні особливості однокристальних мікроконтролерів.

Загальні властивості мікро контролерів (ОМК). Поняття і основні характеристики гарвардської архітектури.

Основні характеристики ОМК сімейства MCS-51. Програмно доступні ресурси ОМК.

Організація внутрішньої (резидентної) пам’яті даних. Способи адресації пам’яті даних. SFR – простір регістрів спеціальних функцій. Простір пам’яті з бітовою адресацією.

Зовнішня пам’ять даних. Схема підключення і організація доступу. Схема підключення зовнішньої пам’яті програм. Порти введення-виведення. Розширення простору введення-виведення відображенням зовнішніх пристроїв у зовнішню пам’ять.

Таймери у складі ОМК. Режими роботи і програмування таймерів. Застосування таймерів для здійснення затримок часу, рахування зовнішніх імпульсів, вимірювання частоти або протягу імпульсів.

Послідовний порт у складі ОМК. Режими роботи.

Система переривань ОМК.


Розділ 2 Електронно-обчислювальні пристрої та системи.


^ 2.1. Електронно-обчислювальні пристрої та системи на основі

RISC мікроконтролерів

Архітектура комп’ютера зі скороченим набором команд (RISC), її особливості та порівняння з архітектурою комп’ютера зі складним набором системи команд (CISC).

Структура побудови RISC мікроконтролера (МК): AVR, MSP, PIC тощо. Склад та призначення основних блоків і вузлів. Аналіз структури процесорного ядра. Регістровий файл. Регістр стану, призначення окремих бітів умов.

Карта пам’яті RISC МК. Основні види адресації та приклади команд, що їх реалізують. Область вводу - виводу. Стек, його призначення та організація в RISC МК.

Реалізація логіки початкового скидання RISC МК (внутрішнє, зовнішнє та по сторожовому таймеру). Основні види синхронізації роботи МК.

Організація системи переривання в МП системі. Контекстне перемикання МК. Апаратурний і програмний полінги. Переваги і недоліки. Вектор переривання. Вектори переривання RISC МК.

Система команд RISC МК. Класифікація команд за функціональним призначенням, її порівняння з СISC МК Приклади програмування.

Канали паралельного вводу-виводу RISC МК. Структура, регістри даних та керування, принцип дії.

Аналоговий компаратор RISC МК. Структура, регістр керування та функціонування. Приклади застосування.

Сторожовий таймер RISC МК. Призначення, структура побудови та принцип дії. Регістр керування „сторожовиком”.

АЦП послідовного наближення RISC МК. Основні характеристики, структура побудови, регістри даних та керування. Синхронізація АЦП. Режими роботи: однократного та циклічного вимірювання. Часові діаграми роботи. Функція придушування шуму АЦП.

Режими енергозбереження (Sleep Modes) RISC МК, їх особливості та порівняльний аналіз. Регістр керування режимами енергозбереження.

ЕППЗУ RISC МК. Регістри адресу, керування та даних. Особливості доступу в режимі запису та зчитування даних.

8- та 16-розрядні таймери-лічильники RISC МК. Варіанти синхронізації. Структури таймерів, регістри керування, стану та даних, принцип дії. Режими функціонування таймерів: лічильник подій та широтно-імпульсний модулятор (ШІМ), часові діаграми. Асинхронний режим роботи. Приклади застосування в електронно-обчислювальних системах.

Послідовний синхронний інтерфейс SPI RISC МК. Структура каналу, режим взаємодії «ведучий» (Master) – «відомий» (Slave).. Робочі частоти каналу. Регістри керування, стану та даних. Формати пересилок даних через SPI канал. Пропускна спроможність SPI каналу. Дуплексний та напівдуплексний режими обміну. Підключення декількох пристроїв до SPI каналу. Організація мультипроцесорної системи.

Послідовний асинхронний інтерфейс UART RISC МК. Структура передавача та приймача модуля. Регістри даних, керування та стану. Бод-генератор: призначення, регістр керування та характеристики. Порівняння з синхронним інтерфейсом.


^ 2.2. Методи та принципи проектування і налагодження

мікропроцесорних систем

Основні етапи проектування мікропроцесорних (МП) систем. Оцінка можливостей та обгрунтування вибору оптимального МК. Критерії вибору. „Бенчмарковські” програми. Вибір співвідношення між апаратурними та програмними засобами системи.

Методи та засоби проектування і налагодження МП систем. Проблеми тестування МП систем. Тестування системного ядра (МП, ОЗУ, ПЗУ та вводу-виводу). Інструментальні засоби проектування та налагодження МП систем. Застосування звичайних контрольно-вимірювальних приладів (мультиметри, осцилографи, вимірювачі частоти тощо). Логічні пробники та аналізатори. Сигнатурний аналіз. Внутрішньосхемна емуляція. Оціночні модулі. Програми самоконтролю і діагностування.


Л И Т Е Р А Т У Р А

По розділу 1

  1. Мікропроцесорна техніка : Підручник / Ю.І.Якименко, Т.О.Терещенко та інш. /За ред. Т.О.Терещенко. – К.: Видавництво „Політехнік”, 2003. – 440с.

  2. Брэй Б. Микропроцессоры Intel: 8086\8088, 80186\80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы. Шестое издание: Пер. С англ. – СПб.: БХВ-Петербург, 2005. – 1328 с.: ил.

  3. Микропроцессорный комплект 1810. Структура, программирование, применение. Справочная книга./ Ю.Н.Казаринов, В.Н.Номоконов и др. Под ред. Ю.Н.Казаринова М.:Высшая школа, 1990г.

  4. Фролов А.В., Фролов Г.В. Защищенный режим процессоров Intel 80286, 386,486. Практическое руководство по использованию защищенного режима. М.: Диалог МИФИ, 1993

  5. Сташин М.М., Урусов В.В., Мологонцева О.Ф. Проектирование цифровых устройств на однокристальных микроконтроллерах. М.:Энергоатомиздат, 1990г.

  6. Белов А.В. Конструирование устройств на микроконтроллерах. Спб.: Наука и техника, 2005 – 256с. :ил.

  7. В.И.Юров, С.Хорошенко. Assembler. Учебный курс. – СПб.: Изд-во "Питер", 2002

  8. П.Абель Программирования на языке Ассемблера IBM PC. – М.: Высшая школа, 2003г.

  9. Зубков С.В. "Assembler для DOS,Windows и Unix",M.ДКМ Пресс,2000г


По розділу 2


  1. 8-розрядні AVR RISC мікроконтролери: Методичні вказівки до виконання лабораторних робіт / Укл.: П.Г.Мережаний, С.В.Качан, Т.Ю.Таміліна, О.М.Лисенко. – Київ: ІВЦ „Видавництво „Політехніка” НТУУ „КПІ”, 2005. – 50 с.

  2. Трамперт В. AVR RISC микроконтроллеры: архитектура, аппаратурные ресурсы, система команд и программирование: Пер. с англ. / Под ред. В.В.Сташина – М.: МК-Пресс, 2006. – 490 с.

  3. А. Евстифеев. Микроконтроллеры AVR семейства Classic – М.: Додэка, 2004. – 329 с.

  4. Б.И.Баранов. Применение МК AVR: схемы, алгоритмы, программы – М.: Додэка, 2006. – 210 с.

  5. Дж. Монтон. Микроконтроллеры AVR. Вводный курс: Пер. с англ. / Под ред. Г.О.Петрова – М.: Додэка, 2006. – 198 с.

  6. Г.Б.Уильямс. Отладка микропроцессорных систем: Пер. с англ. / Под ред. В.В.Сташина- М.: Энергоатомиздат, 1988. – 253 с.
^

КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ


на вступних випробуваннях

освітньо-кваліфікаційний рівень «магістр»



Номер завдання

Макси -мальний бал

Типові помилки

Знижка балів

1

35

1.Аналіз проведено досить повно, не враховані деякі особливості.

2. Не зроблені деякі узагальнення.

3. Матеріал викладено не зовсім послідовно та логічно.

4. Аналіз проведено без врахування деяких важливих критеріїв чи параметрів.

5. Аналіз проведено досить поверхово. Не розкрито повністю питання.

5


5

5

10


35

2

35

1.Аналіз проведено досить повно, не враховані деякі особливості.

2. Не зроблені деякі узагальнення.

3. Матеріал викладено не зовсім послідовно та логічно.

4. Аналіз проведено без врахування деяких важливих критеріїв чи параметрів.

5. Аналіз проведено досить поверхово. Не розкрито повністю питання.

5


5

5

10


35

3

30

1.Аналіз проведено досить повно, не враховані деякі особливості.

2. Не зроблені деякі узагальнення.

3. Матеріал викладено не зовсім послідовно та логічно.

4. Аналіз проведено без врахування деяких важливих критеріїв чи параметрів.

5. Аналіз проведено досить поверхово. Не розкрито повністю питання.

5


5

5

10


30

Сума

100








Якщо бал за окреме завдання менше 60 % від максимального (менше 21 бала по завданням № 1 та № 2, менше 18 балів по завданню № 3), виставляється бал за завдання – 0.


Таблиця перерахунку балів


Сумарна кількість балів

Оцінка

0 - 59

2 «незадовільно»

60 - 74

3 «задовільно»

75-89

4 «добре»

90 - 100

5 «відмінно»



^

КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ


на вступних випробуваннях

освітньо-кваліфікаційний рівень «спеціаліст»



Номер завдання

Макси -мальний бал

Типові помилки

Знижка балів

1

50

1.Аналіз проведено досить повно, не враховані деякі особливості.

2. Не зроблені деякі узагальнення.

3. Матеріал викладено не зовсім послідовно та логічно.

4. Аналіз проведено без врахування деяких важливих критеріїв чи параметрів.

5. Аналіз проведено досить поверхово.

6. Не розкрито повністю питання.

5


5

5

10


20

50

2

50

1.Аналіз проведено досить повно, не враховані деякі особливості.

2. Не зроблені деякі узагальнення.

3. Матеріал викладено не зовсім послідовно та логічно.

4. Аналіз проведено без врахування деяких важливих критеріїв чи параметрів.

5. Аналіз проведено досить поверхово.

6. Не розкрито повністю питання.

5


5

5

10


20

50

Сума

100








Якщо бал за окреме завдання менше 60 % від максимального (менше 30 балів), виставляється бал за завдання – 0.


Таблиця перерахунку балів


Сумарна кількість балів

Оцінка

0 - 59

2 «незадовільно»

60 - 74

3 «задовільно»

75-89

4 «добре»

90 - 100

5 «відмінно»